PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-308110

(43)Date of publication of application: 02.11.2001

(51)Int.Cl.

H01L 21/338 H01L 29/812 H01L 29/778

(21)Application number: 2000-123015

(71)Applicant: RICOH CO LTD

(22)Date of filing:


24.04.2000

(72)Inventor: YONEDA YUTAKA

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a field effect transistor that has firm structure and low parasitic capacitance. SOLUTION: An active laver is formed on a semiconductor substrate where non-doped GaAs and InGaAs layers 2 and 3, and n-type AlGaAs and GaAs layers 4 and 5 are subjected to epitaxial growth on a semi-insulating GaAs substrate 1, and source and drain electrodes 6 and 7 are formed by AuGe/Ni/Au alloy. An SiO2 film 8 is formed on the substrate where the source and drain electrodes 6 and 7 are formed, the part between the source and drain electrodes 6 and 7 is opened, the n-type GaAs layer 5 is etched through the opening to form a recess groove 13, and a gate electrode 9 is provided. In this case, the SiO2 film 8 is machined so that thickness at the side of the drain electrode 6 becomes larger than that at the side of the source electrode 6 of the gate electrode 9.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

四公開特許公報 四

(11)特許出願公開番号 特開2001-308110

(P2001-308110A) (43)公開日 平成13年11月2日(2001.11.2)

(51) Int. Cl. 7

識別記号

FΙ

テーマコート' (参考)

H01L 21/338

29/812

H01L 29/80

F 5F102

· н

29/778

審査請求 未請求 請求項の数3 OL (全4頁)

(21)出願番号

特願2000-123015(P2000-123015)

(22)出願日

平成12年4月24日(2000.4.24)

(71)出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 米田 豊

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 100079843

弁理士 高野 明近 (外2名)

Fターム(参考) 5F102 FA00 GB01 GC01 GD01 GJ05


GQ01 GR04 GS04 GS06 GV05

(54) 【発明の名称】半導体装置

(57)【要約】

【課題】 強固な構造で寄生容量が低い電界効果トランジスタを提供する。

【解決手段】 半絶縁性GaAs基板1に、ノンドープGaAs層2,ノンドープInGaAs層3,n型AlGaAs層4,n型GaAs層5をエピタキシャル成長した半導体基板に活性層を形成し、ソース電極6及びドレイン電極7をAuGe/Ni/Au合金で形成した基板にる。このソース電極6ドレイン電極7を形成した後、ソース電極6とドレイン電極7の間を開口し、その開口を通してn型GaAs層5をエッチングしてリセス溝13を形成し、ゲート電極9を配設している。ここで、SiO:膜8はゲート電極9のソース電極6側の厚さよりドレイン電極7側の厚さが厚くなるように加工している。



1

【特許請求の範囲】

【請求項1】 活性層が形成された半導体基板上に絶縁 膜を堆積し、該活性層が形成された半導体基板上にソー ス電極とドレイン電極を形成し、ソース電極とドレイン 電極の間の絶縁膜に開口を有し、該開口部にゲート電極 が配設された半導体装置において、前記ドレイン電極側 の絶縁膜が前記ソース電極側の絶縁膜より厚いことを特 徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、前 記ドレイン電極側の絶縁膜が2層を成していることを特 10 徴とする半導体装置。

【請求項3】 請求項1記載の半導体装置において、絶 緑膜をSiO,としたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、より 詳細には、GaAs基板を用いた電界効果型トランジス 夕に関する。

[0002]

T: High Electron Mobilty Transistor) を始めとする 化合物半導体の電界効果型トランジスタは、その高い電 子移動度から、マイクロ波やミリ波帯での応用が進めら れている。より高い周波数帯での応用のためには、ゲー ト長を狭くすることが最も効果的であり、現在では、ゲ ート長が0.1 μmオーダーの素子の開発、実用化も行 われている。しかし、単純にゲート長を狭くした場合、 ゲート幅方向の電極断面積も小さくなってゲート抵抗が 増大し、素子の性能を低下させてしまうという問題があ る。この問題を回避するために、ゲート長を狭く保った 30 まま断面積を確保することができるT字型のゲート電極 が広く用いられている。

【0003】図5は、従来のHEMTの構造を示す図 で、図5において、1は半絶縁性GaAs基板、2はノ ンドープGaAsバッファ層、3はノンドープInGa Asチャネル層、4はn型AlGaAs電子供給層、5 はn型GaAsオーミックコンタクト層、6はソース電 極、7はドレイン電極、8は絶縁膜、9はT字型のゲー ト電極である。

【0004】しかし、T字型のゲート電極は、図5に示 40 したように、ゲート電極9の庇部分とオーミックコンタ クト層 5 との間に形成される容量が寄生容量として存在 するという問題があった。特に、ドレイン電極7側に存 在する寄生容量は、帰還容量として働くために、電力利 得を低下させる原因となる。また、絶縁膜8を除去し て、寄生容量を低減させる構造が提案されているが、ゲ ート電極9がT字型であるため、構造的に弱いという問 題があった。

[0005]

【発明が解決しようとする課題】上述したように、T字 50

型のゲート電極は、ゲート長の短縮とゲート電極の断面 積の増大という点でトランジスタの高性能化を実現する 効果的な構造であるが、T字型のゲート電極の庇部と半 導体基板との間に形成される寄生容量がトランジスタの 帰還容量として働くため、トランジスタの特性が低下す るという問題があった。また、寄生容量を低下させる構 造が提案されているが、構造的に弱いという問題があっ

【0006】本発明は、上述のごとき実情に鑑みてなさ れたもので、強固な構造で寄生容量が低い電界効果トラ ンジスタを提供することを目的としたものである。

[0007]

【課題を解決するための手段】本発明は、活性層が形成 された半導体基板上に絶縁膜を堆積し、該活性層が形成 された半導体基板上にソース電極とドレイン電極を形成 し、ソース電極とドレイン電極の間の絶縁膜に開口を有 し、該開口部にゲート電極が配設された半導体装置にお いて、前記ドレイン電極側の絶縁膜が前記ソース電極側 の絶縁膜より厚いことを特徴としている。すなわち、ゲ 【従来の技術】高移動度電界効果トランジスタ(HEM 20 一ト電極庇部のドレイン電極側の絶縁膜を厚くすること でゲートドレイン寄生容量が低減しHEMT等のトラン ジスタの電力利得を向上させることが出来る。

> 【0008】また、上記した半導体装置において、前記 ドレイン電極側の絶縁膜が2層を成していることを特徴 としている。更に、上記した半導体装置において、絶縁 膜をSiO,とすることを特徴としている。

[0009]

【発明の実施の形態】 (第1実施例) 図1は、本発明に よる半導体装置の一実施例を説明するための断面模式図 で、半絶縁性GaAs基板1に、ノンドープGaAs層 2、ノンドープInGaAs層3、n型AIGaAs層 4, n型GaAs層5をエピタキシャル成長した半導体 基板に活性層(図示せず)を形成し、ソース電極6及び ドレイン電極7をAuGe/Ni/Au合金で形成して いる。このソース電極6とドレイン電極7を形成した基 板にSiO.膜8を形成した後、ソース電極6とドレイ ン電極7の間を開口し、その開口を通して n型G a A s 層5をエッチングしてリセス溝を形成し、ゲート電極9 を配設している。ここで、SiO.膜8はゲート電極の ソース側の厚さよりドレイン側の厚さが厚くなるように 加工している。

【0010】図2は、図1に示した本半導体装置の製造 方法の概略を、工程順に図2(A)~図2(E)にて説 明するための図で、

(a):半導体基板にソース電極6、ドレイン電極7を 形成した後SiO,膜8を4000Å堆積する(図2 (A)).

(b):フォトレジスト10でゲート電極形成予定領域 のドレイン側をマスクする(図2(B))。

(c):BHFでソース側のSiOiを2000Åエッ

チングする(図2(C))。

(d):電子線レジスト11を塗布し、 SiO_i の厚さが2000Åの部分にゲート形成領域の開口12を設ける。このとき位置決めのパターン(アライメントマーク)は SiO_i を2000Åエッチングしたエッジを使用する(図2(D))。

(e):次に、nGaAs層5をエッチングしてリセス 溝13を形成し、ゲートの庇部を形成するためのパター ンをフォトリソで形成した後、ゲート金属を堆積、リフ トオフしてゲート電極9を形成する(図2(E))。

【0011】上記実施例による構造の半導体装置では、 従来構造のHEMTの帰還容量が40fF、最大有能電 力利得fmax=80GHzであったが、本発明の半導 体装置では帰還容量が30fF、fmax=98GHz が得られた。

【0012】〔第2実施例〕図3は、本発明による半導体装置の他の実施例を説明するための断面模式図で、半絶縁性GaAs基板1に、ノンドープGaAs層2、ノンドープInGaAs層3、n型AlGaAs層4、n型GaAs層5をエピタキシャル成長した半導体基板に20活性層(図示せず)を形成し、ソース電極6及びドレイン電極7をAuGe/Ni/Au合金で形成している。このソース電極6ドレイン電極7を形成した基板にゲート金属9を中心にソース側にはSiN膜14、ドレイン側にはSiOr膜8とSiN膜14を形成している。

【0013】図4は、図3に示した半導体装置の製造方法の概略を、工程順に図4(A)~図4(G)にて説明するための図で、

(a): 半導体基板にソース電極6、ドレイン電極7を 形成した後、SiO₁ 膜8を2000Å堆積する(図4 (A))。

(b):フォトレジスト10でゲート電極形成予定領域のドレイン側をマスクする(図4(B))。

(c): BHFでソース側のSiO. を除去する(図4(C))。

(d): SiN膜10を全面に形成する(図4(D))。

(e):電子線レジストを塗布し、SiN膜14とSi O.膜8の段差部分にゲート形成領域の開口12を設け る。このとき位置決めのパターン(アライメントマー ク)は SiO_1 をエッチングしたエッジを使用する(図4(E))。

(f): 開口12を通してSiN限<math>14をエッチングする($\Theta4$ (F))。

(g):次に、nGaAs層5をエッチングしてリセス 溝13を形成し、ゲートの庇部を形成するためのパター ンをフォトリソで形成した後、ゲート金属を堆積、リフ トオフしてゲート電極9を形成する(図4(G))。

【0014】上記実施例による構造の半導体装置では、 従来構造のHEMTの帰還容量が40fF、最大有能電力利得fmax=80GHzであったが、本発明の半導体装置では帰還容量が33fF、fmax=80GHz が得られた。

[0015]

【発明の効果】以上に説明したように、本発明によれば、活性層が形成された半導体基板上に絶縁膜を堆積し、該活性層が形成された半導体基板上にソース電極とドレイン電極を形成し、ソース電極とドレイン電極の間の絶縁膜に開口を設け、該開口部にゲート電極が配設された半導体装置において、ドレイン電極側の絶縁膜がソース電極側の絶縁膜より厚くすることで帰還容量が低減し、最大有能電力利得を向上させることが出来る。

【図面の簡単な説明】

【図1】 本発明に係る半導体装置の一実施例を説明するための模式断面図である。

【図2】 図1に示した半導体装置の製造工程を説明する各工程の断面図である。

【図3】 本発明に係る半導体装置の他の実施例を説明 するための模式断面図である。

【図4】 図3に示した半導体装置の製造工程を説明する各工程の断面図である。

【図5】 従来の半導体装置の模式断面図である。 【符号の説明】

1…GaAs基板、2…ノンドープGaAsバッファ層、3…ノンドープInGaAsチャネル層、4…n型AlGaAs電子供給層、5…n型GaAsコンタクト層、6…ソース電極、7…ドレイン電極、8…SiOn膜、9…ゲート電極、10…フォトレジスト、11…電子線レジスト、12…開口、13…リセス溝、14(1404a,14b)…SiN膜。

【図1】

【図3】

【図5】

